

Computação Digital

Laboratório 7

Felipe Calliari
<calliari@puc-rio.br>

1 Introdução

Neste laboratório, vamos trabalhar com a comunicação e controle de um *display* LCD padrão em modo 4 *bits* via FPGA. O objetivo principal é compreender a sequência de inicialização, configuração e escrita em um *display* LCD utilizando uma interface de 4 *bits*, exigindo atenção especial ao controle de temporização dos sinais.




Figura 1.1: Comunicação entre a FPGA e o Display LCD

Além disso, vamos explorar os principais sinais de controle e memórias internas do *display*: **DD RAM**, **CG ROM** e **CG RAM**, compreendendo seu papel na exibição de caracteres e criação de caracteres personalizados.

Este tipo de abordagem é encontrado em diversos dispositivos embarcados, sendo útil para sistemas que exigem uma interface simples de saída visual visando uma economia no número de pinos utilizados. A interface em 4 *bits*, utilizada neste kit, reflete uma escolha prática da Digilent, que conecta somente os 4 *bits* mais significativos do barramento de dados do LCD à FPGA, exigindo uma manipulação cuidadosa para envio de cada *byte*.

Uma consideração importante é que o barramento de dados é compartilhado com a memória *Strata Flash*. Garanta que a *Strata Flash* não seja habilitada quando estiver interagindo com o LCD. Para isto, você deve garantir que o pino **SF_CE0** esteja em nível lógico alto!

1.1 Arquitetura do Display LCD

O *display* LCD é composto por três memórias internas:

- **DD RAM (Display Data RAM):** Armazena os dados que serão mostrados. O *display* possui capacidade para 80 posições (2 linhas $\times$ 40 colunas), mas apenas 16 colunas por linha são visíveis simultaneamente. É possível rolar a janela de exibição para esquerda ou para a direita para revelar os dados adicionais armazenados na **DD RAM**.

Character Display Addresses																Undisplayed Addresses			
1	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	...	27
2	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	...	67
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	...	40

Figure 5-3: DD RAM Hexadecimal Addresses (No Display Shifting)

- **CG ROM (Character Generator ROM):** Contém o padrão gráfico dos caracteres pré-definidos. O conteúdo da **CG ROM**, segundo o manual do nosso kit:

		Upper Data Nibble																	
		DB7	DB6	DB5	DB4	0	0	0	0	0	0	0	1	1	1	1	1		
Lower Data Nibble	xxxx0000					0	0	0	0	0	0	0	1	1	1	1	1		
	xxxx0001					0	0	0	1	1	1	1	0	0	1	1	1		
	xxxx0010					0	1	1	0	0	1	1	1	1	0	0	1		
	xxxx0011					0	0	1	0	1	0	1	0	1	0	1	0		
	xxxx0100																		
	xxxx0101																		
	xxxx0110																		
	xxxx0111																		
	xxxx1000																		
	xxxx1001																		
	xxxx1010																		
	xxxx1011																		
	xxxx1100																		
	xxxx1101																		
	xxxx1110																		
	xxxx1111																		

- **CG RAM (Character Generator RAM):** Permite a criação de até 8 caracteres customizados.



Caso vocês queiram criar caracteres customizados eles devem possuir 8 linhas com 5 pontos/linha, por exemplo:



1.2 Sinais de Controle

- **LCD_E (Enable):** Habilita a leitura/escrita. Um pulso alto é necessário para ativar a operação.
- **LCD_RW:** Define se a operação é de leitura (1) ou escrita (0).
- **LCD_RS:** Define se o dado é um comando (0) ou um caractere/dado (1).

1.3 Comandos do Display LCD

É crucial que vocês leiam a documentação para saber qual a temporização necessária cada comando.

Table 5-3: **LCD Character Display Command Set**

Function	LCD_RS	LCD_RW	Upper Nibble				Lower Nibble			
			DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
Clear Display	0	0	0	0	0	0	0	0	0	1
Return Cursor Home	0	0	0	0	0	0	0	0	1	-
Entry Mode Set	0	0	0	0	0	0	0	1	I/D	S
Display On/Off	0	0	0	0	0	0	1	D	C	B
Cursor and Display Shift	0	0	0	0	0	1	S/C	R/L	-	-
Function Set	0	0	0	0	1	0	1	0	-	-
Set CG RAM Address	0	0	0	1	A5	A4	A3	A2	A1	A0
Set DD RAM Address	0	0	1	A6	A5	A4	A3	A2	A1	A0
Read Busy Flag and Address	0	1	BF	A6	A5	A4	A3	A2	A1	A0
Write Data to CG RAM or DD RAM	1	0	D7	D6	D5	D4	D3	D2	D1	D0
Read Data from CG RAM or DD RAM	1	1	D7	D6	D5	D4	D3	D2	D1	D0

1.4 Interface de 4 bits

A comunicação é feita enviando dois *nibbles* (meios *bytes*) para cada dado de 8 *bits*, exigindo cuidado extra no controle de temporização e estado dos sinais.




Figure 5-6: Character LCD Interface Timing

Figura 1.2: Temporização no modo 4 *bits*

1.5 User Guide

Antes de começar a implementar, leia o capítulo 5 da documentação *Character LCD Screen* no documento [Spartan-3E FPGA Starter Kit Board User Guide](#).

2 Roteiro

O objetivo deste laboratório é escrever uma mensagem de, pelo menos, três palavras (definidas pelo grupo) na primeira linha do *display*.

2.1 Exercício 1 – Display LCD: Inicialização

Crie um novo projeto no no *Xilinx ISE Project Navigator*. Adicione um novo módulo VHDL para implementar a lógica do *display* LCD.

Sugestão: para facilitar crie três módulos (*top.vhd*, *lcd_init.vhd* e *lcd_write.vhd*).

- O módulo `top.vhd` irá instanciar as entidades definidas em `lcd_init.vhd` e `lcd_write.vhd` e controlar os pinos que devem ser desativados para a comunicação com o *display* LCD.
- O módulo `lcd_init.vhd` implementa uma máquina de estados para fazer a inicialização e configuração do *display* LCD. Ao final, este módulo deve sinalizar `LCD_INIT_DONE = '1'` para o módulo `lcd_write.vhd`.
- O módulo `lcd_write.vhd` deverá esperar `LCD_INIT_DONE = '1'` para começar a operar. Crie uma máquina de estados para escrever o texto no *display* LCD.

2.1.1 Implementação: Inicialização, Configuração e Escrita

Implemente as três fases de controle do LCD:

Inicialização

Passo	Dado	Enable	Tempo mínimo (ciclos @ 50MHz)
0	-	-	750.000
1	0x3	1	12
2	-	0	205.000
3	0x3	1	12
4	-	0	5.000
5	0x3	1	12
6	-	0	2.000
7	0x2	1	12
8	-	0	2.000

Tabela 2.1: Sequência de Inicialização do LCD

Configuração

Envie os seguintes comandos após a inicialização:

- **Function Set:** 0x28 — modo 4 *bits*, 2 linhas, 5x8 dots
- **Entry Mode Set:** 0x06 — incremento automático do cursor
- **Display On/Off:** 0x0F — *display* ligado, cursor ligado e piscando a cada meio segundo
- **Clear Display:** 0x01 — limpar tela (aguarde 82.000 ciclos)

Escrita

Implemente a escrita de uma mensagem de três palavras (definidas pelo grupo) na primeira linha do *display*.

2.2 Exercício 2 – Simulação

Após concluir a implementação, crie um *testbench* para validar a sequência de inicialização verificando os tempos especificados na Fig. 1.2. Lembre-se de alterar `clk_period` para 20 ns.

2.3 Exercício 3 – Implementação e teste na placa

- Faça a síntese, implementação e geração do arquivo **.bit**.
- Programe a placa de desenvolvimento.
- Teste o comportamento do LCD com a mensagem.

3 Relatório

Os projetos devem ser realizados **individualmente** ou em **duplas**. O relatório deve ser entregue no formato PDF, junto com a pasta do projeto e as bibliotecas (se houver) em um **arquivo ZIP** até a data de entrega pelo **Moodle**. Como parte da entrega do relatório, tire fotos e/ou faça um vídeo da implementação do projeto e poste no YouTube como “*não listado*”, se preferirem. Antes de zipar o projeto apague os arquivos de simulação, relatórios, etc. Para isto, acesse:

- *Project* → *Cleanup Project Files...*
- *Project* → *Archive...*

